等离子体蚀刻及其在大规模集成电路制造中的应用（第2版）（高端集成电路制造工艺丛书）

《等离子体蚀刻及其在大规模集成电路制造中的应用（第2版）（高端集成电路制造工艺丛书）》共10章，基于公开文献全方位地介绍了低温等离子体蚀刻技术在半导体产业中的应用及潜在发展方向。以低温等离子体蚀刻技术发展史开篇，对传统及已报道的先进等离子体蚀刻技术的基本原理做相应介绍，随后是占据了该书近半篇幅的逻辑和存储器产品中等离子体蚀刻工艺的深度解读。此外，还详述了逻辑产品可靠性及良率与蚀刻工艺的内在联系，聚焦了特殊气体及特殊材料在等离子体蚀刻方面的潜在应用。最后是先进过程控制技术在等离子体蚀刻应用方面的重要性及展望，以及虚拟制造在集成电路发展中的应用。
　　《等离子体蚀刻及其在大规模集成电路制造中的应用（第2版）（高端集成电路制造工艺丛书）》可以作为从事等离子体蚀刻工艺研究和应用的研究生和工程技术人员的参考书籍。

张海洋，休斯敦大学化工系博士。现任中芯国际集成电路制造（上海）有限公司技术研发中心蚀刻部门主管，教授级高级工程师,享受国务院政府特殊津贴。专注于先进集成电路制造中成套等离子体蚀刻工艺研发以及国产蚀刻机台在高端逻辑制程中的验证。入选国家万人计划领军人才、科技部中青年科技创新领军人才、上海市先进技术带头人计划。持有半导体制造领域国际专利八十余项，指导发表国际会议文章6０篇。

未来十年是以开放式创新为标识的物联网高速发展的时期，是新硬件时代即将开启的黎明。全球物联网规模化的期望已经使世界半导体行业成为蓝海。芯片技术、传感器、云计算的有机结合会让万物相连和无处不在的高度智能化成为可能。而低功耗、小尺寸和稳定性强的芯片是实现未来的智能家居、可穿戴设备、无人驾驶汽车、多轴无人飞行器、机器人厨师等新生事物的基石。顺应时代的需求，2014年《国家集成电路产业发展推进纲要》出台，并推出十年千亿扶植基金计划。2015年政府工作报告中首次提出“中国制造2025”规划,其中集成电路放在新一代信息技术产业的首位。这些对于集成电路制造业核心工艺技术之一的低温等离子体蚀刻的发展无疑既是机遇又是严峻的考验和挑战。

在摩尔定律提出50周年的2015年，英特尔、三星、台积电等公司均进入14/16nm FinFET工艺量产阶段。2016年在台积电公司的2020年技术路线发展蓝图上，EUV工艺因其提高密度、大幅简化工艺而第一次成为5nm量产标配。2016—2020年这5年间，10nm、7nm甚至5nm依次量产，由此可见技术节点更迭依然摧枯拉朽，丝毫不见摩尔定律脚步迟滞的迹象。FinFET教父胡正明教授在2016年坦言： 半导体行业还有百年的繁荣。5nm之后，

可预见到的还有7~8个技术节点，

未来集成电路的发展方向大体可以分成三类： ①依靠半导体制造工艺改进持续缩小数字集成电路的特征尺寸的More Moore； ②依靠电路设计以及系统算法优化提升系统性能的More than Moore； ③依靠开发CMOS以外的新器件提升集成电路性能的Beyond CMOS。总体方针是从PPAC（功率、性能、面积和成本）四个方向续写微缩神话。应运而生的新结构有GAA

（纳米片环栅）、CFET（互补晶体管）、BPDN（背面功率分配）以及新型封装技术Chipset(小芯片）。

而存储器是芯片制造领域的另一制高点，它与数据相伴而生且需求量巨大。在传统存储器DRAM、NAND Flash等遭遇微缩瓶颈的境况下，目前全球半导体巨擘皆正大举发展次世代存储器，如磁阻式随机存取存储器、相变存储器及电阻式动态随机存取存储器。在这些新兴领域里，等离子体蚀刻依然扮演着不可或缺的重要角色。

过去半个世纪中，蚀刻技术已从简单的各向同性灰化发展到离子能量分布/电子能量分布级的精密控制技术。本书的内容基于已经公开发表的文献以及蚀刻团队对等离子体蚀刻在集成电路体制造应用的全面深刻理解，共分10章，包括低温等离子体半导体蚀刻技术的基本原理； 等离子体蚀刻技术发展史及前沿蚀刻技术的前瞻，诸如原子层蚀刻、中性粒子束蚀刻、离子束蚀刻、带状束定向蚀刻以及异步脉冲蚀刻等； 逻辑制程的经典蚀刻过程介绍； 传统及各种新型存储器中等离子体蚀刻技术的解读； 蚀刻过程相关的缺陷聚焦； 蚀刻过程和产品可靠性及良率的已知关联； 特殊气体在蚀刻中潜在应用的探索； 特殊材料蚀刻的综述涉及了三五族元素、石墨烯、黑磷、拓扑材料以及自组装材料等； 先进控制过程在等离子体蚀刻过程中应用涵盖了等离子体蚀刻过程的模型建立，已公开的先进控制技术实例，未来可能的黑灯工厂的全厂控制系统的架构； 虚拟制造在集成电路发展中的应用。

本书是年轻的蚀刻团队在百忙之中历时数年完成。希望本书对于等离子体蚀刻在高端半导体制造中的研发和应用能够管窥一斑，也希望它能成为有意愿致力于半导体高端制造等离子体蚀刻工艺应用的

科研人员、工程技术人员的参考书籍。因经验有限，不妥之处，还请诸位专家、学者及工程技术人员斧正。

张海洋2022年9月于上海浦东张江

第1章低温等离子体蚀刻技术发展史

1.1绚丽多彩的等离子体世界

1.2低温等离子体的应用领域

1.3低温等离子体蚀刻技术混沌之初

1.4低温等离子体蚀刻技术世纪初的三国演义

1.5三维逻辑和存储器时代低温等离子体蚀刻技术的变迁

1.6华人在低温等离子体蚀刻机台发展中的卓越贡献

1.7未来低温等离子体蚀刻技术展望

参考文献

第2章低温等离子体蚀刻简介

2.1等离子体的基本概念

2.2低温等离子体蚀刻基本概念

2.3等离子体蚀刻机台简介

2.3.1电容耦合等离子体机台

2.3.2电感耦合等离子体机台

2.3.3电子回旋共振等离子体机台

2.3.4远距等离子体蚀刻机台

2.3.5等离子体边缘蚀刻机台

2.4等离子体先进蚀刻技术简介

2.4.1等离子体脉冲蚀刻技术

2.4.2原子层蚀刻技术

2.4.3中性粒子束蚀刻技术

2.4.4带状束方向性蚀刻技术

2.4.5气体团簇离子束蚀刻技术

参考文献

第3章等离子体蚀刻在逻辑集成电路制造中的应用

3.1逻辑集成电路的发展

3.2浅沟槽隔离蚀刻

3.2.1浅沟槽隔离的背景和概况

3.2.2浅沟槽隔离蚀刻的发展

3.2.3膜层结构对浅沟槽隔离蚀刻的影响

3.2.4浅沟槽隔离蚀刻参数影响

3.2.5浅沟槽隔离蚀刻的重要物理参数及对器件性能的影响

3.2.6鳍式场效应晶体管中鳍(Fin)的自对准双图形的蚀刻

3.2.7鳍式场效应晶体管中的物理性能对器件的影响

3.2.8浅沟槽隔离蚀刻中的负载调节

3.3多晶硅栅极的蚀刻

3.3.1逻辑集成电路中的栅及其材料的演变

3.3.2多晶硅栅极蚀刻

3.3.3台阶高度对多晶硅栅极蚀刻的影响

3.3.4多晶硅栅极的线宽粗糙度

3.3.5多晶硅栅极的双图形蚀刻

3.3.6鳍式场效应晶体管中的多晶硅栅极蚀刻

3.4等离子体蚀刻在锗硅外延生长中的应用

3.4.1西格玛形锗硅沟槽成型控制

3.4.2蚀刻后硅锗沟槽界面对最终西格玛形沟槽形状及

硅锗外延生长的影响

3.5伪栅去除

3.5.1高介电常数金属栅极工艺

3.5.2先栅极工艺和后栅极工艺

3.5.3伪栅去除工艺

3.6偏置侧墙和主侧墙的蚀刻

3.6.1偏置侧墙的发展

3.6.2侧墙蚀刻

3.6.3先进侧墙蚀刻技术

3.6.4侧墙蚀刻对器件的影响

3.7应力临近技术

3.7.1应力临近技术在半导体技术中的应用

3.7.2应力临近技术蚀刻

3.8接触孔的等离子体蚀刻

3.8.1接触孔蚀刻工艺的发展历程

3.8.2接触孔掩膜层蚀刻步骤中蚀刻气体对接触孔尺寸及

圆整度的影响

3.8.3接触孔主蚀刻步骤中源功率和偏置功率对接触孔侧壁

形状的影响

3.8.4接触孔主蚀刻步骤中氧气使用量的影响及优化

3.8.5接触孔蚀刻停止层蚀刻步骤的优化

3.8.6晶圆温度对接触孔蚀刻的影响

3.9后段互连工艺流程及等离子体蚀刻的应用

3.9.1后段互连工艺的发展历程

3.9.2集成电路制造后段互连工艺流程

3.10第一金属连接层的蚀刻

3.10.1第一金属连接层蚀刻工艺的发展历程

3.10.2工艺整合对第一金属连接层蚀刻工艺的要求

3.10.3第一金属连接层蚀刻工艺参数对关键尺寸、轮廓图形及

电性能的影响

3.11通孔的蚀刻

3.11.1工艺整合对通孔蚀刻工艺的要求

3.11.2通孔蚀刻工艺参数对关键尺寸、轮廓图形及电性能的影响

3.12金属硬掩膜层的蚀刻

3.12.1金属硬掩膜层蚀刻参数对负载效应的影响

3.12.2金属硬掩膜层材料应力对负载效应的影响

3.12.3金属硬掩膜层蚀刻侧壁轮廓对负载效应的影响

3.13介电材料沟槽的蚀刻

3.13.1工艺整合对介电材料沟槽蚀刻工艺的要求

3.13.2先通孔工艺流程沟槽蚀刻工艺参数对关键尺寸、

轮廓图形及电性能的影响

3.13.3金属硬掩膜先沟槽工艺流程沟槽蚀刻工艺对关键尺寸、

轮廓图形及电性能的影响

3.14钝化层介电材料的蚀刻

3.15铝垫的金属蚀刻

参考文献

第4章等离子体蚀刻在存储器集成电路制造中的应用

4.1闪存的基本介绍

4.1.1基本概念

4.1.2发展历史

4.1.3工作原理

4.1.4性能

4.1.5主要厂商

4.2等离子体蚀刻在标准浮栅闪存中的应用

4.2.1标准浮栅闪存的浅槽隔离蚀刻工艺

4.2.2标准浮栅闪存的浅槽隔离氧化层回刻工艺

4.2.3标准浮栅闪存的浮栅蚀刻工艺

4.2.4标准浮栅闪存的控制栅极蚀刻工艺

4.2.5标准浮栅闪存的侧墙蚀刻工艺

4.2.6标准浮栅闪存的接触孔蚀刻工艺

4.2.7特殊结构闪存的蚀刻工艺

4.2.8标准浮栅闪存的SADP蚀刻工艺

4.33D NAND关键工艺介绍

4.3.1为何开发3D NAND闪存

4.3.23D NAND的成本优势

4.3.33D NAND中的蚀刻工艺

4.4新型存储器与系统集成芯片

4.4.1SoC芯片市场主要厂商

4.4.2SoC芯片中嵌入式存储器的要求与器件种类

4.5新型相变存储器的介绍及等离子体蚀刻的应用

4.5.1相变存储器的下电极接触孔蚀刻工艺

4.5.2相变存储器的GST蚀刻工艺

4.6新型磁性存储器的介绍及等离子体蚀刻的应用

4.7新型阻变存储器的介绍及等离子体蚀刻的应用

4.8新型存储器存储单元为何多嵌入在后段互连结构中

4.8.1新型存储器存储单元在后段互连结构中的嵌入形式

4.8.2存储单元连接工艺与标准逻辑工艺的异同及影响

参考文献

第5章等离子体蚀刻工艺中的经典缺陷介绍

5.1缺陷的基本介绍

5.2等离子体蚀刻工艺相关的经典缺陷及解决方法

5.2.1蚀刻机台引起的缺陷

5.2.2工艺间的互相影响

5.2.3蚀刻工艺不完善所导致的缺陷

参考文献

第6章特殊气体及低温工艺在等离子体蚀刻中的应用

6.1特殊气体在等离子体蚀刻中的应用

6.1.1气体材料在半导体工业中的应用及分类

6.1.2气体材料在等离子体蚀刻中的应用及解离原理

6.1.3特殊气体等离子体蚀刻及其应用

6.2超低温工艺在等离子体蚀刻中的应用

6.2.1超低温等离子体蚀刻技术简介

6.2.2超低温等离子体蚀刻技术原理分析

6.2.3超低温等离子体蚀刻技术应用

参考文献

第7章等离子体蚀刻对逻辑集成电路良率及可靠性的影响

7.1等离子体蚀刻对逻辑集成电路良率的影响

7.1.1逻辑集成电路良率简介

7.1.2逻辑前段蚀刻工艺对逻辑集成电路良率的影响

7.1.3逻辑后段蚀刻工艺对逻辑集成电路良率的影响

7.2等离子体蚀刻对逻辑集成电路可靠性的影响

7.2.1半导体集成电路可靠性简介

7.2.2等离子体蚀刻对HCI的影响

7.2.3等离子体蚀刻对GOI/TDDB的影响

7.2.4等离子体蚀刻对NBTI的影响

7.2.5等离子体蚀刻对PID的影响

7.2.6等离子体蚀刻对EM的影响

7.2.7等离子体蚀刻对SM的影响

7.2.8等离子体蚀刻对低k TDDB的影响

参考文献

第8章等离子体蚀刻在新材料蚀刻中的展望

8.1硅作为半导体材料在集成电路应用中面临的挑战

8.2三五族半导体材料在集成电路中的潜在应用及其蚀刻方法

8.2.1磷化铟的蚀刻

8.2.2铟镓砷的蚀刻

8.2.3镓砷的蚀刻

8.3锗在集成电路中的潜在应用及其蚀刻方法

8.4石墨烯在集成电路中的潜在应用及其蚀刻方法

8.5其他二维材料在集成电路中的潜在应用及其蚀刻方法

8.6定向自组装材料蚀刻

参考文献

第9章先进蚀刻过程控制及其在集成电路制造中的应用

9.1自动控制技术

9.2传统工业先进过程控制技术

9.3先进过程控制技术在集成电路制造中的应用

9.4先进过程控制技术在等离子体蚀刻工艺中的应用

9.4.1等离子体蚀刻建模

9.4.2等离子体蚀刻过程识别

9.4.3等离子体蚀刻过程量测

9.4.4等离子体蚀刻先进控制实例

参考文献

第10章虚拟制造在集成电路发展中的应用

10.1未来集成电路技术的发展趋势

10.1.1鳍式晶体管后时代逻辑电路技术的发展趋势： 三维逻辑器件

10.1.2集成电路研发和制造遇到的挑战

10.2关键工艺流程模拟和虚拟制造技术

10.2.1蚀刻模块的计算机辅助模拟

10.2.2光刻、CMP等模块的计算机辅助模拟

10.2.3虚拟制造中的器件模拟

10.3设计和工艺协同关系的演化

10.3.1可制造性设计

10.3.2设计工艺协同优化

10.3.3系统工艺协同优化

10.4虚拟制造技术的展望

参考文献