图解入门 半导体制造工艺基础精讲（原书第4版）

本书以图解的方式深入浅出地讲述了半导体制造工艺的各个技术环节。全书共分为12章，包括半导体制造工艺全貌、前段制程概述、清洗和干燥湿法工艺、离子注入和热处理工艺、光刻工艺、刻蚀工艺、成膜工艺、平坦化 （CMP）工艺、CMOS工艺流程、后段制程工艺概述、后段制程的趋势、半导体工艺的新动向。本书适合与半导体业务相关的人士、准备涉足半导体领域的人士、感兴趣的职场人士、学生等参考。

佐藤淳一，毕业于京都大学工学研究科，并获得硕士学位。1978年开始就职于东京电气化学工业株式会社（现TDK），1982年开始就职于索尼公司。一直从事半导体和薄膜器件相关工艺的研究开发工作。在此期间，参与创建半导体尖端技术公司，担任长崎大学兼职讲师、行业协会委员等职位，同时也是应用物理学会员。

译者简介

王忆文，电子科技大学电子科学与工程学院教授，毕业于东京工业大学，获工学博士学位。曾在原电子工业部第四十七研究所工作，任VLSI测试研究室副主任、高级工程师。研究方向包括SoC设计与测试技术、新型网络技术、人工智能技术等。

王姝娅，电子科技大学电子科学与工程学院高级实验师，多年从事半导体工艺的教学科研工作，曾主编《微电子制造技术实验教程》。

原书前言

半导体制造工艺全貌/

1-1半导体工艺简介/

1-2前段制程和后段制程的区别/

1-3循环型的前段制程半导体工艺/

1-4前端工艺和后端工艺/

1-5什么是硅晶圆？/

1-6硅晶圆是如何制造的？/

1-7硅的特性是什么？/

1-8硅晶圆所需的洁净度/

1-9硅晶圆在fab中的使用方法/

1-10晶圆的大直径化/

1-11与产品化相关的后段制程/

1-12后段制程使用的工艺是什么?/

2-1追求微细化的前段制程工艺/

2-2批量制造芯片的前段制程/

2-3在没有“等待”的工艺中进行必要的检查和监控/

2-4前段制程fab的全貌/

2-5fab的生产线构成——什么是Bay方式？/

2-6晶圆厂需要尽早提升良品率/

3-1始终保持洁净的清洗工艺/

3-2清洗方法和机理/

3-3基础清洗——RCA清洗/

3-4新清洗方法的例子/

3-5批量式和单片式之间的区别/

3-6吞吐量至关重要的清洗工艺/

3-7清洗后必不可少的干燥工艺/

3-8新的干燥工艺/

3-9湿法工艺和干法清洗/

4-1注入杂质的离子注入技术/

4-2需要高真空的离子注入工艺/

4-3用于不同目的的离子注入工艺/

4-4离子注入后的晶格恢复处理/

4-5各种热处理工艺/

4-6最新的激光退火工艺/

4-7LSI制造和热预算/

5-1复制图形的光刻工艺/

5-2光刻工艺的本质就是照相/

5-3推动微细化的曝光技术的演变/

5-4掩膜版和防尘薄膜/

5-5相当于相纸的光刻胶/

5-6涂布光刻胶膜的涂胶机/

5-7曝光后必需的显影工艺/

5-8去除不要的光刻胶灰化工艺/

5-9浸液曝光技术现状/

5-10什么是双重图形？/

5-11追求进一步微细化的EUV 技术/

5-12纳米压印技术/

6-1刻蚀工艺流程和刻蚀偏差/

6-2方法多样的刻蚀工艺/

6-3刻蚀工艺中不可或缺的等离子体/

6-4RF（射频）施加方式有什么不同？/

6-5各向异性的机理/

6-6干法刻蚀工艺的挑战/

7-1LSI功能不可或缺的成膜工艺/

7-2方法多样的成膜工艺/

7-3受基底形状影响的成膜工艺/

7-4直接氧化晶圆的氧化工艺/

7-5热CVD和等离子体CVD/

7-6金属膜所需要的溅射工艺/

7-7Cu（铜）布线不可缺少的电镀工艺/

7-8Low-k（低介电常数）膜所使用的涂布工艺/

7-9High-k栅极堆叠工艺/

7-10Cu/Low-k工艺/

8-1多层布线不可或缺的CMP工艺/

8-2采用先进光刻技术的CMP工艺/

8-3回归湿法工艺的CMP设备/

8-4消耗品多的CMP工艺/

8-5CMP的平坦化机理/

8-6应用于Cu/Low-k的CMP工艺/

8-7课题堆积如山的CMP工艺/

9-1什么是CMOS？/

9-2CMOS的效果/

9-3CMOS结构制造（之一）器件间隔离区域/

9-4CMOS结构制造（之二）阱形成/

9-5晶体管形成（之一）栅极形成/

9-6晶体管形成（之二）源极/漏极/

9-7电极形成（钨塞形成）/

9-8后端工艺/

10-1去除不良品的晶圆测试/

10-2使晶圆变薄的减薄工艺/

10-3切割出芯片的划片/

10-4粘贴芯片/

10-5电气连接的引线键合/

10-6封装芯片的注塑/

10-7产品的打标和引线成形/

10-8最终检验流程/

11-1连接时没有引线的无引线键合/

11-2无须引线框架的 BGA/

11-3旨在实现多功能的 SiP/

11-4真实芯片尺寸的晶圆级封装/

12-1路线图和“路线图外”/

12-2站在十字路口的半导体工艺微细化/

12-3More Moore所必需的NGL/

12-4EUV技术趋势/

12-5450mm晶圆趋势/

12-6半导体晶圆厂的多样化/

12-7贯通芯片的 TSV（Through Silicon Via）/

12-8对抗More Moore的三维封装/